關鍵字：

教師資料查詢 | 教師：饒建奇

# 學年期 類別 標題
361 97-2 會議論文 A Novel Constructive Data Compression Scheme for Shifting-in Power Reduction with Multiple Scan-chains Design
362 97-2 會議論文 A Novel Clock Gating Scheme of Scan Chains for Capture Power Reduction
363 96-2 會議論文 A New Double-edge Triggered Design with Low-power consumption and High-speed
364 95-2 會議論文 A New Algorithm for Latch-Up Check Based on Look-Up Table
365 92-1 會議論文 A Datapath-Based Debugging Mechanism for RTL Description
366 100-1 研發處: 研究計畫 (國科會) 低捕捉功率快速掃描測試架構之研究
367 100-1 教學計畫表 電機進學班四：硬體描述語言 TETXE4E2357 0A
368 100-1 教學計畫表 電機一博士班：ＤＩＰ設計概論 TETXD1E2382 0A
369 100-1 教學計畫表 電機系電機一：資訊概論 TETCB1E1034 1A
370 100-1 教學計畫表 電機系電通一：資訊概論 TETBB1E1034 1R
371 100-1 教學計畫表 電機系電資一：資訊概論 TETAB1E1034 1R
372 98-1 研究報告 針對低功耗系統晶片考量之測試樣本壓縮技術之探討
373 97-1 研究報告 前瞻晶片系統設計人才培育先導型計畫─教材發展：超大型積體電路測試學程　核心精進計畫
374 98-1 研究報告 節能診斷專用晶片設計需求分析
375 99-1 研究獎勵 An Efficient Scheduling Algorithm Based On Multi-frequency TAM for SOC Testing
376 99-1 研究獎勵 硬體描述語言VerilogHDL入門與應用
377 97-1 研究獎勵 A Novel Reseeding Mechanism for Improving Pseudo-Random Testing of VLSI Circuits
378 99-1 研究獎勵 The Efficient TAM Design for Core-Based SOCs Testing
379 98-1 研究獎勵 The Star-Routing Algorithm Based on Manhattan-Diagonal Model for Three Layers Channel Routing
380 93-1 研發處: 研究計畫 (國科會) 以資料路徑為基礎之超大型積體電路暫存器轉移層次描述的驗證與診斷方法
381 99-1 研發處: 研究計畫 (國科會) 針對低功耗系統晶片考量之測試樣本壓縮技術之探討
382 96-1 研發處: 研究計畫 (國科會) 超大積體電路之低功率及快速測試架構之探討
383 99-1 研發處: 研究計畫 (非國科會) 節能診斷專用晶片設計需求分析
384 90-1 研發處: 研究計畫 (非國科會) 超大型積體電路與系統設計---IP Testing
385 98-2 研發處: 研究計畫 (非國科會) 前瞻晶片系統設計人才培育先導型計畫─教材發展：「超大型積體電路測試學程　核心精進計畫」
386 99-2 教學計畫表 電機一電路組：超大型積體電路測試與可測試設計 TETBM1E2590 0A
387 99-2 教學計畫表 電機三：專題實驗 TETXB3T0141 1E
388 99-2 教學計畫表 電機三：硬體描述語言 TETXB3E2357 0P
389 99-2 教學計畫表 電機系電機一：資訊概論 TETCB1E1034 2A
390 99-2 教學計畫表 電機系電通一：資訊概論 TETBB1E1034 2R